Платы FASTWEL UNIOxx-5

В данном разделе приводится описание настроек каналов для работы с платами UNIOxx-5 от Fastwel для прошивки G11.

Канал AI_RWH (аналоговый ввод) (см. Подтип 1 ):

   Базовый адрес (BASE) – базовый адрес платы (типа (адрес матрицы) + (базовый адрес по перемычкам));

адрес матрицы:

FGPA1=0xA000,FGPA2=0xA400,FGPA3=0xA800,FGPA4=0xAC00

   Канал (CH) – 0 или 1 (канал модуля GrayHill);

   Мультиплексор (MUX) – номер посадочного места модуля GrayHill (от 1 до 12) на плате TBI;

   GAIN/REG – не используется;

   ALT/REG – не используется.

Канал DI_port (дискретный ввод) (см. Подтип 2 ):

   Базовый адрес (BASE) – базовый адрес платы (типа (адрес матрицы) + (базовый адрес по перемычкам));

адрес матрицы:

FGPA1=0xA000,FGPA2=0xA400,FGPA3=0xA800,FGPA4=0xAC00

   Канал (CH) – номер банка (1 - посадочные места с M0 по М3, 2 – места с М4 по М11 на плате TBI):

   Мультиплексор (MUX) – всегда 0;

   Тип сигнала (Type) – "...";

   Состояние (State) – для мест М0-М3 – +0<-FF, для мест M4-М11 – +1<-FF.

Канал AO_RWH (аналоговый вывод) (см. Подтип 1 ):

   Базовый адрес (BASE) – базовый адрес платы (типа (адрес матрицы) + (базовый адрес по перемычкам));

адрес матрицы:

FGPA1=0xA000,FGPA2=0xA400,FGPA3=0xA800,FGPA4=0xAC00

   Канал (CH) – 0 или 1 (канал модуля GrayHill);

   Мультиплексор (MUX) – номер посадочного места модуля GrayHill (от 1 до 12) на плате TBI;

   GAIN/REG – не используется;

   ALT/REG – не используется.

Канал DO_port (дискретный вывод) (см. Подтип 2 ):

   Базовый адрес (BASE) – базовый адрес платы (типа (адрес матрицы) + (базовый адрес по перемычкам));

адрес матрицы:

FGPA1=0xA000,FGPA2=0xA400,FGPA3=0xA800,FGPA4=0xAC00

   Канал (CH) – номер банка (1 - посадочные места M0-М3, 2 - места М4-М11 на плате TBI);

   Мультиплексор (MUX) – всегда 64;

   Тип сигнала (Type) – "...";

   Состояние (State) – для мест М0-М3 – +0<-FF, для мест M4-М11 – +1<-FF.

Драйвер платы RWH.EXE должен запускаться перед стартом Микро МРВ.

Модули GrayHill AI и DO на одной плате TBI не работают. Необходимо разносить по разным матрицам FPGAх.